이제 드디어 시간에 따라 자기장이 변하는 공간에서 폐루프까지 이동하는 것을 분석해 보겠습니다.
우리가 따져보고 싶은 공간엔 전기장 E와 자기장 B가 모두 존재합니다.
이 공간에서 전하 q가 u의 속도로 움직인다면, 로렌츠 힘의 방정식에 의해 다음과 같은 힘(전자기력)이 가해집니다.
만약 이 힘을 관찰하는 관찰자가 전하 q와 동일한 속도로 움직이게 된다면 어떻게 보일까요
상대적 이동속도가 0이므로, u0처럼 보일 것입니다. 따라서 이 전자기력이 오직 전기장에 의한것으로 해석이 가능 할 것입니다. 식으로 써 표현을 해보겠습니다.
위와 같은 형태로 정리되며, 위 식을 루프에 대한 페러데이 법칙의 일반형 이라고 합니다.
좌변은 유도된 기전력이고, 우변의 첫번째 항은 시간에 따른 자기장 B의 변화로 인해 유도된 기전력, 두번째 항은 고정된 자기장 B내에 루프의 이동으로 유도된 기전력입니다.
결국 우리가 여태 배운 2가지 case를 모두 더한 값이 두 상황을 모두 고려한 상황의 결과값이 된 것입니다.
시간에 따라 변하는 자기장 내에서 움직이는 폐루프
시간에 따라 변하는 자기장 B 내에서 경계선 C를 가진 루프가, 시간 t인 시점에서 C1으로부터 t+t인 시점에 C2로 움직이는 경우를 살펴보도록 하겠습니다.
우리는 경계선을 관통하는 자속의 시간에 따른 변화율을 구할 수 있습니다.
Surface S2를 통과하는 자속에 Surface S1을 통과하는 자속을 빼주면, 마지 두 루프사이에 있는것 같은 자속이 구해집니다.
위 식의 B(t+t)의 형태를 테일러 급수(Taylors series)를 이용하여 변환 한 형태를 위 식에 다시 대입하면 다음과 같습니다.(테일러 급수는 따로 수학카테고리에서 다루겠습니다.)
C1으로부터 C2로 이동하고 있으므로, S1,S2,S3를 지나게 됩니다. 따라서 S3도 고려를 해주어야 합니다. S3는 t의 시간동안 경계선이 스치고 지나간 면적 입니다. 따라서 다음과 같이 정의 할 수 있습니다.
경로 C1과 C2사이의 volume에 대해 B의 divergence Theorem을 써보면 다음과 같습니다.
S1에선 Flux가 흘러 나가므로 +, S2에선 S1에서 흘러나간 Flux가 흘러 들어오므로, -, S3에선 B가 흘러나가므로 + 부호를 각각 붙여 준 것입니다.
B의 divergence의 체적 적분값은 0이므로 위의 관계식은 다음과 같이 변형 될 수 있습니다.
이제 위의 관계식을 우리가 처음에 가지고 있던 식에 넣어주면 다음과 같습니다.
결론적으로 위와 같은 결과 가 얻어 집니다.
그런데 위식을 가만히 보니 정지된 루프에서 자기장이 변할때의 유도기전력을 구하는 식과 같은 식이 되어벼렸습니다. 결론적으로,
위의 페러데이의 법칙은 정지된 루프에서 자기장이 변할 때 뿐만 아니라, 움직이는 루프에서 자기장이 변할 때도 성립 한다는 결론을 얻을 수 있습니다.
Sedra smith microelectronic circuits 6th의 Problem 1.15를 풀어보며 테브난 등가회로가 무엇인지 맛보기로 한번 알아보겠습니다. 물론 이 예제를 푼 이후에, 따로 테브난과 노턴 등가회로를 푸는 테크닉과 기본에 대하여 포스팅 할 것입니다.
다음과 같은 회로가 있습니다.
a-b단자에서 본 등가전압을 구하는 것이 우리의 목표 입니다.
먼저 테브난 등가회로의 컨셉을 살짝 말씀드리자면 위와 같은 회로를 a-b에서 보았을 떄,
마치 하나의 전압원과 하나의 저항이 있는것 처럼 본다는 것입니다. 또한 이 간단하게 생긴 회로는 위에 복잡하게 생긴회로와 등가입니다. 등가라는 말은 결국 두 회로는 같은 회로라는 말입니다.
등가전압이란 위 회로의 총 전압이 될 것이며, 등가저항이란 위 회로의 총 저항이 될 것입니다.
이제 등가전압을 한번 구해보겠습니다.
Node 1에 걸리는 전압이 V1, Node 2에 걸리는 전압이 V2, Node 3에 걸리는 전압이 V3, Node 4에 걸리는 전압이 V4라고 하겠습니다.
우선 먼저 회로해석에 필요한 자명한 사실들을 한번 찾아보겠습니다.
V1은 10V 일것이며, V4가 우리가 알고 싶은 등가 전압일 것입니다. 따라서 V4를 구하는 것이 우리의 목표입니다.
Node 4에 KCL을 적용해 보면, Node 4에서 ground 로 흘러 나가는 전류는 KCL에 의하여 Node 3에서 Node 4로 흘러 들어오는 전류와 같을 것입니다. 따라서 식을 세우고 정리를 하면 다음과 같습니다. 편의상 모든 계산의 k은 으로 계산하고 나중에 변형해 주겠습니다.
위와 같이 첫번째 관계식을 세울 수 있습니다.
이제 Node 3에 KCL을 적용해 보면, Node 2에서 Node 3로 흘러 들어오는 전류와 ground에서 Node 3으로 흘러 들어오는 전류의 합은, Node 3에서 Node 4로 흘러 나가는 전류의 합과 같을 것입니다.
따라서 식을 세우고 정리를 하면 다음과 같습니다.
되는 전류가 적기 때
위와 같이 KCL을 적용한 후 관계식 (1)을 이용하여 관계식 (2)를 유도 할 수 있었습니다.
이제 Node 2에 KCL을 적용해보겠습니다. Node 1에서 Node 2로 흘러 들어오는 전류와 ground에서 Node 2로 흘러 들어오는 전류의 합은, Node 2에서 Node3로 흘러 나가는 전류의 합과 같습니다.
따라서 식을 세우고 정리를 하면 다음과 같습니다.
위와 같이 KCL을 적용한 후 관계식 (1), (2)를 이용하여 결국 등가전압인 Vo를 구할 수 있었습니다. 계산기로 직접 계산를 한 정확한 값은 다음과 같습니다.
없습니다.
이번엔 간단하게 KCL과 옴의법칙만을 이용해서 테브난 등가전압을 구해보았습니다..
다음에는 테브난 , 노턴 등가회로를 푸는 테크닉인 Test Voltage Method와 Test Current Method에 대해 알아보겠습니다.
출력전압이 15Vdc 인 DC Power Supply를 이용하여, 정격전류 9V, 3mA인 부하에 전력을 공급할 수 있는 분압기를 설계해 보겠습니다. 분압기에 흐르는 전류는 작을수록 효율이 좋습니다. 왜냐하면 그만큼 낭비가 적기 때문입니다.
'전자공학' 카테고리의 다른 글
K-map(karnaugh map / 카노 맵) (0) | 2020.12.29 |
---|---|
Complex permittivity(복소 유전상수) & loss tangent(손실 탄젠트 (0) | 2020.12.29 |
The Ideal Diode(이상적인 다이오드) - Rectifier(정류기) (0) | 2020.12.29 |
Absolute errors(절대오차) & Relative errors(상대오차) (0) | 2020.12.29 |
Potential Functions(전자기장 해석을 위한 포텐셜 함수) (0) | 2020.12.29 |